วิธีเพิ่มประสิทธิภาพประสิทธิภาพของ BMS ในการฉีดกำลังโดยตรงผ่านกลยุทธ์การปรับสมดุลแบตเตอรี่แบบพาสซีฟ

เชิงนามธรรม

เมื่อพูดถึงความสามารถของวงจรรวมระบบการจัดการแบตเตอรี่ (BMS IC) เพื่อต้านทานการรบกวนทางแม่เหล็กไฟฟ้า (EMI) เราจำเป็นต้องพูดถึงเค้าโครงของสายไฟแผงวงจรพิมพ์ (PCB) และส่วนประกอบภายนอก (EC) ซึ่งเป็นบทบาทสำคัญ . อย่าลืมว่าอิมพีแดนซ์ของ BMS IC เองก็เป็นเรื่องใหญ่เช่นกัน ในความเป็นจริง อิมพีแดนซ์นี้จะมีการเปลี่ยนแปลงที่สำคัญเนื่องจากฟังก์ชันการปรับสมดุลแบตเตอรี่ของ BMS IC โดยเฉพาะอย่างยิ่ง BMS IC ส่วนใหญ่ในตลาดมีฟังก์ชันการปรับสมดุลแบตเตอรี่แบบพาสซีฟ ซึ่งช่วยลดความต้านทานที่แสดงโดย BMS IC ได้อย่างมาก วัตถุประสงค์ของการศึกษาของเราคือการทำความเข้าใจผลกระทบของวิธีการปรับสมดุลแบตเตอรี่แบบพาสซีฟแบบต่างๆ ที่มีต่อระดับภูมิคุ้มกันของ BMS IC จากนั้น เรายังเสนอสถาปัตยกรรม BMS IC ใหม่ที่ไม่เพียงแต่ลดจำนวนส่วนประกอบภายนอกเท่านั้น แต่ยังเพิ่มผลกระทบของการปรับสมดุลแบตเตอรี่แบบพาสซีฟให้สูงสุดต่อภูมิคุ้มกันของ IC นั่นก็คือระดับการฉีดในการทดสอบการฉีดกำลังโดยตรง (DPI) ด้วยวิธีนี้ แม้ในสภาพแวดล้อมที่มีเสียงดัง IC ก็สามารถรักษาการวัดแรงดันไฟฟ้าสูงที่มีความแม่นยำสูงได้

1. บทนำ

แบตเตอรี่ลิเธียมไอออน (Li Ion) และระบบจัดการแบตเตอรี่ (BMS) ได้รับการศึกษาอย่างกว้างขวาง โดยมีเป้าหมายเพื่อปูทางให้กับรถยนต์ไฟฟ้า (EV) และรถยนต์ไฟฟ้าไฮบริด (HEV) รุ่นใหม่ ตัวอย่างเช่น ลักษณะสำคัญของการพัฒนาคือการระบุคุณลักษณะของการรบกวนทางแม่เหล็กไฟฟ้า (EMI) ที่ดำเนินการจากอินเวอร์เตอร์ของไดรฟ์ ซึ่งเป็นหนึ่งในแหล่งกำเนิดเสียงที่อาจทำให้เกิดการรบกวนต่อ BMS IC ในเส้นทางสัญญาณรบกวนนี้ สายเคเบิล การกำหนดเส้นทาง PCB และส่วนประกอบภายนอก (EC) มีผลกระทบอย่างมีนัยสำคัญต่อภูมิคุ้มกันของ BMS IC EC ที่มุ่งเน้นที่นี่คือตัวเก็บประจุพิกัดแรงดันไฟฟ้าสูงสำหรับรถยนต์ที่ใช้เพื่อป้องกันการปล่อยประจุไฟฟ้าสถิต (ESD) ดังที่แสดงในงานก่อนหน้านี้ การกำหนดค่าที่ถูกที่สุดสำหรับ EC เหล่านี้คือการเชื่อมต่อแบบดิฟเฟอเรนเชียลระหว่างแบตเตอรี่ อย่างไรก็ตาม สิ่งนี้จะส่งผลให้ระดับการฉีดเพิ่มขึ้นเนื่องจากการเริ่มการสั่นพ้องภายในช่วงความถี่ direct power (DPI) ([150kHz; 1GHz]) ซึ่งเกิดจากเครือข่ายแลดเดอร์ CL ที่สร้างขึ้น

ในกรณีนี้ การปรับสมดุลแบตเตอรี่แบบพาสซีฟจะเชื่อมต่อตัวต้านทานการปรับสมดุลแบตเตอรี่และส่วนประกอบปรสิตบางตัวขนานกับตัวเก็บประจุ ESD เมื่อเปิดใช้งาน ซึ่งอาจเปลี่ยนระดับการลดทอนของเสียงสะท้อนเหล่านี้ การศึกษานี้พิจารณาวิธีการปรับสมดุลแบตเตอรี่สองวิธี วิธีแรกคือการยกเว้นแบตเตอรี่ที่กำลังวัดโดย BMS IC ลัดวงจรแบตเตอรี่ทั้งหมดที่สามารถลัดวงจรได้ จากนั้นแยกระดับการฉีดของแบตเตอรี่ที่วัดได้ในระหว่าง DPI เพื่อประเมินผลกระทบของวิธีนี้ต่อภูมิคุ้มกันของ IC นอกจากนี้ การศึกษานี้เปรียบเทียบสถาปัตยกรรมสองแห่งที่ใช้วิธีการปรับสมดุลครั้งแรกนี้ โดยความแตกต่างหลักคือจำนวนแบตเตอรี่ที่สามารถปรับสมดุลพร้อมกันได้ วิธีการปรับสมดุลวิธีที่สองคือการลัดวงจรแบตเตอรี่เดียวกันที่วัดโดย IC ในสถาปัตยกรรมที่นำเสนอเป็นพิเศษ นอกจากนี้ เนื่องจากการวางตำแหน่งตัวต้านทานสมดุลใหม่ สถาปัตยกรรมที่นำเสนอจึงเปลี่ยนตัวเก็บประจุ ESD ให้เป็นตัวกรอง ซึ่งช่วยให้การปรับสมดุลลดความต้านทานที่เห็นในด้าน BMS ได้อย่างมาก ดังนั้นจึงลดระดับการฉีดลง นอกจากนี้ เพื่อประเมินผลของการเหนี่ยวนำปรสิต ยังได้ประเมินผลกระทบของการปรับสมดุลของแบตเตอรี่ที่ระยะห่างที่แตกต่างกันระหว่างตัวเก็บประจุ ESD และไอซีด้วย

ในที่สุด โครงสร้างของบทความนี้มีดังนี้ ประการแรก มีการแนะนำการสร้างแบบจำลองของสภาพแวดล้อม BMS IC; ประการที่สอง โดยใช้วิธีการปรับสมดุลแบตเตอรี่วิธีแรก เปรียบเทียบผลกระทบของการปรับสมดุลระดับการฉีดระหว่างสถาปัตยกรรม BMS IC สองตัวระหว่าง DPI ประการที่สาม แนะนำสถาปัตยกรรมที่นำเสนอและประเมินผลกระทบต่อความสมดุลของระดับการฉีดระหว่าง DPI โดยใช้วิธีปรับสมดุลที่สอง

2. การสร้างแบบจำลองสภาพแวดล้อมวงจรรวม BMS

ฟังก์ชั่น BMS และการทดสอบ DPI:วัตถุประสงค์หลักของ BMS คือเพื่อให้แน่ใจว่าแบตเตอรี่ทำงานได้อย่างเหมาะสมและปลอดภัยในสภาพแวดล้อมที่มีสัญญาณรบกวนแม่เหล็กไฟฟ้า (EMI) ที่รุนแรง ฟังก์ชันหลักบางประการของ BMS IC ได้แก่ การวัดแรงดันไฟฟ้าของแบตเตอรี่อย่างแม่นยำและการปรับสมดุลของแบตเตอรี่แบบพาสซีฟเพื่อป้องกันการเสื่อมสภาพของแบตเตอรี่และดึงพลังงานออกจากชุดแบตเตอรี่ได้อย่างเหมาะสมที่สุด เพื่อระบุลักษณะความสามารถของไอซีในการทำงานเหล่านี้ในสภาพแวดล้อม EMI ที่รุนแรง การทดสอบการฉีดพลังงานโดยตรง (DPI) ดำเนินการโดยการเชื่อมต่อพลังงาน 30dBm ในโหมดร่วม (CM) กับอินพุต IC ทั้งหมดที่เชื่อมต่อกับแบตเตอรี่

การตั้งค่าการทดสอบ DPI และส่วนประกอบที่เกี่ยวข้อง:รูปที่ 1 แสดงการตั้งค่า DPI ที่ใช้ในการศึกษานี้ โดยใช้ผลิตภัณฑ์ BMS IC ที่สามารถตรวจสอบแบตเตอรี่ได้สูงสุด 18 ก้อน การตั้งค่านี้จะแนะนำซุปเปอร์คาปาซิเตอร์เพื่อสร้างชุดแบตเตอรี่ที่มีแรงดันไฟฟ้าสูงกว่า 80V โดยใช้แบตเตอรี่ 12V และทำให้อิมพีแดนซ์ด้านชุดแบตเตอรี่คงที่ จากรูปที่ 1 จะเห็นได้ว่าวิธีการสร้างแบบจำลองในปัจจุบันมุ่งเน้นไปที่องค์ประกอบต่างๆ เช่น ชุดแบตเตอรี่และสายเคเบิลขนาด 30 ซม. ในแต่ละด้านของ PCB, ซุปเปอร์คาปาซิเตอร์, ขั้วต่อ, การเดินสาย PCB บนบอร์ดซุปเปอร์คาปาซิเตอร์ และบอร์ด BMS IC, ส่วนประกอบภายนอก (ECs ) บนบอร์ด BMS IC และอิมพีแดนซ์ที่แสดงโดย BMS เอง

การสร้างแบบจำลองสภาพแวดล้อม BMS IC:จากรูปที่ 2 อินพุต BMS IC จำลองโดยตัวเก็บประจุ C {L} (30pF) ซึ่งเป็นตัวแทนของสวิตช์ปรับสมดุลแบตเตอรี่แบบพาสซีฟภายใน โดยมีสวิตช์เปิดความต้านทาน Ron=0.25 Ω ตัวเก็บประจุ C {d} (47nF) ที่ใช้เพื่อจุดประสงค์ด้าน ESD คือ EC ที่น่ากังวล ซึ่งใช้การกำหนดค่าที่ถูกที่สุด แบบจำลองนี้ยังรวมความต้านทานของปรสิตและการเหนี่ยวนำของ C {d} (ความต้านทานของปรสิต R {d} รับค่าที่ความถี่ 100MHz ขึ้นไป) ในขณะที่พิจารณาพฤติกรรมของปรสิตของตัวเก็บประจุ C {i} ที่ถูกฉีด (330pF) เนื่องจากการมีค่าความจุ C {d} ค่อนข้างสูง จึงไม่ได้พิจารณาถึงผลกระทบของความจุของสายเคเบิลและการกำหนดเส้นทาง PCB แบตเตอรี่ได้รับการออกแบบโดยใช้แหล่งจ่ายแรงดันไฟฟ้าในอุดมคติ เนื่องจากชุดแบตเตอรี่และสายเคเบิลเกิดการลัดวงจรโดยซุปเปอร์คาปาซิเตอร์ พารามิเตอร์ทั้งหมดของแบตเตอรี่ 18 ก้อนในรูปที่ 2 มีความคล้ายคลึงกัน โดยไม่สนใจระยะห่างระหว่างแบตเตอรี่แต่ละก้อนกับพิน IC รุ่นนี้ใช้งานได้ในช่วง [150kHz, 200MHz]

สถานการณ์ที่เกี่ยวข้องกับพิน IC และสถาปัตยกรรม:ในสถาปัตยกรรม 1 มีพิน C {Bx} ที่ใช้สำหรับการวัดแรงดันไฟฟ้าของแบตเตอรี่และการปรับสมดุลแบตเตอรี่แบบพาสซีฟ รวมถึงพิน C {Tx} ที่ใช้สำหรับการวัดแรงดันไฟฟ้าสำรองของแบตเตอรี่เท่านั้น การวัดผ่านพิน C {Tx} ดำเนินการโดยตัวแปลงแอนะล็อกเป็นดิจิทัลแบบแยกเวลา (DT ADC) ดังนั้นจึงจำเป็นต้องมีตัวกรอง anti aliasing (AAF เช่น R {f} และ C {f}) การวัดผ่านพิน C {Bx} ดำเนินการโดยตัวแปลงแอนะล็อกเป็นดิจิทัล (CT ADC) ในเวลาต่อเนื่องโดยไม่จำเป็นต้องมี AAF หัวข้อถัดไปจะแนะนำสถาปัตยกรรม 2 และวิธีการปรับสมดุลวิธีแรกที่ใช้ในการศึกษานี้เพื่อปรับปรุงภูมิคุ้มกันของ BMS IC นอกจากนี้ยังจะเปรียบเทียบการลดทอนระดับการฉีดที่เกิดจากวิธีการปรับสมดุลแบตเตอรี่แบบพาสซีฟวิธีแรกระหว่างสถาปัตยกรรม 1 และสถาปัตยกรรม 2 นอกจากนี้ การศึกษานี้ยังสันนิษฐานว่าการเปิดใช้งานสมดุลของแบตเตอรี่คงอยู่เป็นเวลาหลายร้อยไมโครวินาที ซึ่งเพียงพอสำหรับการวัดแรงดันไฟฟ้าของแบตเตอรี่ที่สนใจ ดังนั้นจึงไม่ส่งผลกระทบอย่างมีนัยสำคัญต่อสถานะการชาร์จของแบตเตอรี่สมดุล

3. ความแตกต่างในสถาปัตยกรรม BMS IC ปัญหาการสั่นพ้อง และผลกระทบของวิธีการปรับสมดุลวิธีแรก

ความแตกต่างทางสถาปัตยกรรมและปรากฏการณ์การสั่นพ้อง:การจัดเรียงพินของ BMS IC จำนวนและประเภทของตัวแปลงแอนะล็อกเป็นดิจิทัล (ADC) ที่ใช้ และลักษณะทางสถาปัตยกรรมอื่นๆ ส่งผลโดยตรงต่อส่วนประกอบภายนอก ในสถาปัตยกรรม 1 (รูปที่ 2) ยกเว้น C_{B0} และ C_{B19} แต่ละพิน C_{Bx} จะถูกแชร์โดยสองพิน แบตเตอรี่ เนื่องจากจำเป็นต้องตั้งค่า R_ {b} บน PCB แต่ละตัวที่นำไปสู่พิน C{{10}}{Bx} ในการทดสอบ DPI เพื่อจำกัดการแปลงจากโหมดทั่วไป (CM) ในโหมดดิฟเฟอเรนเชียล (DM) แบตเตอรี่ที่อยู่ติดกันไม่สามารถสมดุลพร้อมกันได้ และแบตเตอรี่คี่และคู่จำเป็นต้องสมดุลในช่วงเวลาที่ต่างกัน สถาปัตยกรรม 2 (รูปที่ 3) มีพิน C {Bx \ _ H} เพิ่มเติมที่สามารถทำให้แบตเตอรี่ที่อยู่ติดกันสมดุลพร้อมกันได้ แต่จะเพิ่มขนาดชิป จำนวนพิน และส่วนประกอบภายนอก (R {b}) โครงข่ายสี่เหลี่ยมคางหมู CL ประกอบด้วย L_ {T} (L_ {u}+L_ {0}+L_ {a}) และ C_d} จะสร้างเสียงสะท้อนหลายเสียงซึ่งมีความถี่ค่อนข้างต่ำ (ต่ำกว่า 10MHz) ในการใช้งานจริง สายเคเบิลที่เชื่อมต่อ BMS IC และชุดแบตเตอรี่สามารถยาวได้ถึง 2 เมตร ซึ่งจะลดความถี่เรโซแนนซ์และปัจจัยด้านคุณภาพให้สูงขึ้น แม้ว่า R_ {T} (R_ {u}+R_ {0}+R_ {a}) จะสามารถลดทอนเสียงสะท้อนได้ในระดับหนึ่ง ผลกระทบไม่เพียงพอ

วิธีการปรับสมดุลวิธีแรกและผลกระทบต่อระดับการฉีด:วิธีการปรับสมดุลวิธีแรกที่พิจารณาในการศึกษานี้คือการแยกแรงดันไฟฟ้าจากจุดสูงสุดถึงจุดสูงสุดของแบตเตอรี่ก้อนแรก (C_{L1}) ในการจำลอง DPI ขณะเดียวกันก็ปรับสมดุลแบตเตอรี่อื่นๆ สำหรับสถาปัตยกรรม 1 เฉพาะแบตเตอรี่ที่เป็นเลขคี่ (ไม่รวมแบตเตอรี่ 1) เท่านั้นที่จะสมดุล เนื่องจากการบาลานซ์แบตเตอรี่ที่เป็นเลขคู่ (เริ่มจากแบตเตอรี่ 2) จะทำให้กระแสตรง (DC) ของแบตเตอรี่ 1 เปลี่ยนไป ซึ่งไม่สอดคล้องกับสถานการณ์การวัดจริง สำหรับสถาปัตยกรรม 2 แบตเตอรี่ทั้งหมดยกเว้นแบตเตอรี่ 1 สามารถปรับสมดุลได้ ประเมินโดยการจำลองแบบชั่วคราวในสภาพแวดล้อมของเครื่องเทศ (โดยให้ความเสถียรของช่วงเวลาที่สัญญาณเพียงพอ แยกแรงดันไฟฟ้าเฉลี่ยจากจุดสูงสุดถึงจุดสูงสุดในช่วงเวลาเฉพาะ และหาจุดที่เพียงพอในช่วง [150kHz; 200MHz]) ผลลัพธ์แสดงให้เห็นว่าการปรับสมดุลแบตเตอรี่แบบพาสซีฟลดแอมพลิจูดเรโซแนนซ์ตามที่คาดไว้ที่ความถี่ต่ำ แต่เพิ่มระดับการฉีดที่ความถี่สูง (ประมาณ 150MHz) สถาปัตยกรรม 2 มีผลกระทบมากขึ้นต่อระดับการฉีดเนื่องจากการปรับสมดุลของแบตเตอรี่ที่ความถี่ต่ำ เนื่องจากสามารถปรับสมดุลของแบตเตอรี่ได้มากขึ้นพร้อมกันและทำให้หมาด ๆ มากขึ้น ที่ความถี่สูง ระดับการฉีดโดยธรรมชาติจะต่ำกว่าของสถาปัตยกรรม 1 และหลังจากเปิดใช้งานความสมดุลของแบตเตอรี่ จะมีการปรับปรุงความถี่สูงเพียงเล็กน้อยเท่านั้น นอกจากนี้ ยังมีการแลกเปลี่ยนระหว่างค่าของตัวต้านทานปรับสมดุลแบตเตอรี่ $R_ {b} $ และระดับการฉีด การลด R_ {b} จะช่วยเพิ่มการลดทอนของเรโซแนนซ์ความถี่ต่ำ แต่จะทำให้การลดทอนของเรโซแนนซ์ความถี่สูงลดลง ในขณะที่การเพิ่ม R_ {b} จะมีผลตรงกันข้าม

4. การวิเคราะห์วิธีสมดุลที่สองและข้อเสนอสถาปัตยกรรมใหม่

วิเคราะห์สถานการณ์ในอุดมคติและกลยุทธ์การปรับปรุง:ในการประเมินผลกระทบของการปรับสมดุลแบตเตอรี่ต่อเสียงสะท้อนความถี่ต่ำ ให้วิเคราะห์สถานการณ์ในอุดมคติและง่ายขึ้น (คล้ายกับสถาปัตยกรรม 1 แต่ทำให้ง่ายขึ้น) ที่ความถี่ต่ำกว่า 5MHz ซุปเปอร์คาปาซิเตอร์ถือได้ว่าเป็นไฟฟ้าลัดวงจรเนื่องจากค่าความจุสูง (10F) และพารามิเตอร์ปรสิต (ESR ความต้านทานอนุกรมเทียบเท่า, ESL อนุกรมเทียบเท่า) มีค่าต่ำในช่วงนี้ เมื่อพิจารณาถึงเสียงสะท้อนความถี่ต่ำ C {L} สามารถละเลยได้ การใช้เครือข่ายสี่เหลี่ยมคางหมูแบบธรรมดาโดยไม่มีโหลดภายนอกจะสะดวกสำหรับการวิเคราะห์ สำหรับอิมพีแดนซ์รวมในสถานการณ์นี้ (สูตร 1) ความถี่เรโซแนนซ์คำนวณโดยใช้นิพจน์เฉพาะ (สูตร 2) พบว่าภายใต้พารามิเตอร์ที่กำหนด การแบ่งแยกของสูตร 2 นั้นเป็นลบ โดยมีรากจินตภาพสองตัว และส่วนที่แท้จริงสะท้อนถึงการลดทอนของเรโซแนนซ์ (สถานะเป็นระยะหลอก สูตร 3) สำหรับสถานการณ์จำลองการใช้งานการปรับสมดุลแบตเตอรี่ในรูปที่ 7b แบบง่าย จะมีการคำนวณพหุนามของการสั่นพ้อง (สูตร 4) พบว่าการลดความต้านทาน R ให้มากที่สุดเท่าที่จะเป็นไปได้สามารถทำให้การแสดงออกที่แยกแยะของดัชนีเรโซแนนซ์เป็นบวกมากขึ้น ส่งผลให้ความถี่เรโซแนนซ์อ่อนลงอย่างมาก แต่เสียงสะท้อนบางส่วนยังคงอยู่ในสถานะคาบเสมือนหลอก ปัจจัยการลดทอน (สูตร 5) บ่งชี้ว่าหาก R ต่ำเพียงพอ ความสมดุลของแบตเตอรี่อาจส่งผลกระทบอย่างมากต่อระดับการฉีด แม้ว่าการเพิ่มความต้านทานสามารถปรับปรุง R_ {T} ได้ แต่ก็เป็นไปไม่ได้สำหรับสถาปัตยกรรม 1 และ 2 เนื่องจากจะลดความแม่นยำในการวัดของพิน C_ {Tx} ในระหว่างการปรับสมดุลแบตเตอรี่

เสนอสถาปัตยกรรมใหม่และการประเมินประสิทธิภาพ:เสนอสถาปัตยกรรมใหม่ที่การวัดของพิน C {Tx} ใช้ตัวแปลงแอนะล็อกเป็นดิจิทัลในเวลาต่อเนื่อง (CT ADC) โดยไม่จำเป็นต้องใช้ตัวกรอง anti aliasing (AAF เช่น R {f} และ C {f}) การวัดพิน C {Bx} ใช้ตัวแปลงแอนะล็อกเป็นดิจิทัลแบบไม่ต่อเนื่อง (DT ADC) และตัวต้านทานสมดุล R {b} ถูกย้ายก่อนตัวเก็บประจุ ESD C {d} ช่วยประหยัดส่วนประกอบและเพิ่มค่าต่ำ ความถี่ การลดทอนเสียงสะท้อน เพื่อป้องกันข้อผิดพลาดในการวัดระหว่างการปรับสมดุลแบตเตอรี่ การวัด C {Tx} จะดำเนินการก่อน R {b} วิธีการปรับสมดุลวิธีที่สองจะทำให้แบตเตอรี่ที่กำลังวัดสมดุล (เช่น เซลล์ x รูปที่ 8) เพื่อลดระดับการฉีดของพิน C {Tx} สถาปัตยกรรมใหม่เพิ่มผลกระทบของการปรับสมดุลแบตเตอรี่ในระดับการฉีด DPI โดยการวาง R {b} ก่อน C {d} และนำ C {d} เข้าใกล้ IC มากขึ้น ผลการจำลองแสดงให้เห็นว่าสถาปัตยกรรมใหม่มีระดับการฉีดโดยธรรมชาติต่ำกว่าสถาปัตยกรรมเก่าเมื่อไม่ได้เปิดใช้งานการปรับสมดุลแบตเตอรี่ (รูปที่ 5) และสามารถได้รับการลดทอนอย่างมีนัยสำคัญเมื่อวาง C {d} ไว้ที่ระยะห่างที่เหมาะสมจาก IC ( 0.5 ซม. หรือ 1 ซม.) (รูปที่ 9) อย่างไรก็ตาม ประสิทธิภาพ ESD ในสถาปัตยกรรมใหม่มีข้อด้อย ในสถาปัตยกรรม 1 และ 2 เมื่อมีเหตุการณ์ ESD เกิดขึ้น C {d} จะให้เส้นทางกราวด์อิมพีแดนซ์ต่ำสำหรับพิน ในขณะที่ในสถาปัตยกรรมใหม่ R {b} ก่อให้เกิดความเสี่ยงไฟฟ้าแรงสูงที่พิน C {Tx} ดังนั้น R {b} จำเป็นต้องเลือกค่าที่เหมาะสมหรือวางอุปกรณ์จับยึดภายในไว้บน C {Tx} เพื่อบรรเทาปัญหา งานในอนาคตจะมุ่งเน้นไปที่การปรับปรุงประสิทธิภาพ ESD ของสถาปัตยกรรมใหม่

5. สรุป

การศึกษานี้เสนอแบบจำลองวงจรรวมระบบการจัดการแบตเตอรี่ (BMS IC) สำหรับการจำลองการฉีดกำลังโดยตรง (DPI) ในทางปฏิบัติ เสนอวิธีการปรับสมดุลแบตเตอรี่วิธีแรกเพื่อลดระดับการฉีดระหว่าง DPI และเปรียบเทียบประสิทธิภาพของสถาปัตยกรรมทั้งสองภายใต้วิธีนี้ ด้วยการสร้างแบบจำลองการวิเคราะห์อย่างง่าย สำรวจผลกระทบของการปรับสมดุลของแบตเตอรี่ต่อระดับการลดทอนของเรโซแนนซ์ความถี่ต่ำ และกำหนดกลยุทธ์ในการลดการเชื่อมต่อของสัญญาณรบกวนที่สำคัญความถี่ต่ำ นำเสนอสถาปัตยกรรมใหม่ที่ลดจำนวนส่วนประกอบภายนอกและระดับการฉีด ทำให้การปรับสมดุลของแบตเตอรี่มีความสำคัญมากขึ้นสำหรับภูมิคุ้มกันของ IC

สถาปัตยกรรมใหม่นี้มีข้อดีข้อเสียที่เกี่ยวข้องกับประสิทธิภาพการปล่อยประจุไฟฟ้าสถิต (ESD) งานในอนาคตจะมุ่งเน้นไปที่การประเมินประสิทธิภาพ ESD ของสถาปัตยกรรมใหม่และสำรวจมาตรการปรับปรุงที่เป็นไปได้โดยไม่ต้องเพิ่มจำนวนส่วนประกอบภายนอกมากเกินไป เพื่อที่จะเพิ่มประสิทธิภาพการทำงานโดยรวมของสถาปัตยกรรมใหม่ ให้นำไปใช้กับระบบการจัดการแบตเตอรี่ในทางปฏิบัติได้ดีขึ้น ปรับปรุง ประสิทธิภาพของระบบในด้านความเข้ากันได้ทางแม่เหล็กไฟฟ้า ช่วยให้มั่นใจถึงการทำงานที่เสถียรของระบบการจัดการแบตเตอรี่ในสภาพแวดล้อมแม่เหล็กไฟฟ้าที่ซับซ้อน และรักษาสมดุลระหว่างต้นทุนและประสิทธิภาพ